CLIPPEDIMAGE= JP361229361A

PAT-NO: JP361229361A

DOCUMENT-IDENTIFIER: JP 61229361 A

TITLE: NEGATIVE RESISTANCE BIPOLAR TRANSISTOR

PUBN-DATE: October 13, 1986

INVENTOR-INFORMATION:

NAME

OOTA, KUNIKAZU

ASSIGNEE-INFORMATION:

NAME COUNTRY NEC CORP N/A

APPL-NO: JP60071411

APPL-DATE: April 4, 1985

INT-CL (IPC): H01L029/70; H01L029/20

US-CL-CURRENT: 257/25

ABSTRACT:

PURPOSE: To improve the high frequency characteristics by forming the base with the superlattice which exhibits the negative resistance when high voltage is impressed, and giving the collector the negative resistance.

CONSTITUTION: The transistor is constituted of the GaAs semiconductor substrate
1, the N-type GaAs collector 2, the P-type base 3, the barrier layer 4 and the
N-type GaAs emitter 5. The P-type base 3 is the superlattice layer formed by alternatively growing the Al<SB>x</SB>Ga<SB>1-x</SB>As and the GaAs layers of
50Å thick, wherein the P-type impurity is doped. The barrier layer 4 is thinly formed with the N-type

Al<SB>y</SB>Ga<SB>1-y</SB>As of about 20Å thick. When the high inverse bias voltage is impressed and the depletion layer extends in the base 3, the intense electromagnetic field is produced in the base, and the superlattice base exhibits the negative resistance. Thus the collector resistance shows the negative value.

COPYRIGHT: (C) 1986, JPO&Japio

⑲日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61-229361

®Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和61年(1986)10月13日

H 01 L 29/70 29/20 8526-5F 8526-5F

審査請求 未請求 発明の数 2 (全3頁)

図発明の名称 負性抵抗パイポーラトランジスタ

②特 顧 昭60-71411

❷出 顧 昭60(1985)4月4日

⑩発 明 者 太 田 邦 ⑪出 顋 人 日本電気株式会

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明細 書

1. 発明の名称

負性抵抗パイポーラトランジスタ

2. 特許請求の範囲

- (i) 一導電型のコレクタと、超格子で形成される 反対導電型のペースと一導電型エミッタとを有 する負性抵抗パイポーラトランジスタにかいて、 前配ペースが高電界印加で負性抵抗を示す超格 子で形成され、前配エミッタとペースとの間に 設けられ前配ペース・コレクタ間に高電圧が印 加されたときエミッタ・コレクタ・パンチスル ーが発生するのを防止するパリア 層を設けたことを特徴とする負性抵抗パイポーラトランジス タ。
- (2) 一導電型のコレクタと、超格子で形成される 反対導電型のペースと一導電型エミッタとを有 する負性抵抗パイポーラトランジスタにおいて、 前配ペースの弁戸の戻さを一定に保ったままエ

ミッタからコレクタに向りに従って前配ベースのパンドギャップが狭くなるように傾斜をつけ、 前記エミッタとベースとの間に設けられエミッタ・コレクタ・パンテスルーが発生するのを防止するパリア層を設けたことを特徴とする負性 抵抗パイポーラトランジスタ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、高速のディジタル回路又は高周波回路に適する負性抵抗パイポーラトランジスタに関するo

(従来技術の問題点)

従来、パイポーラトランジスタではコレクタ抵抗のために、トランジスターの遮断周波数を上げるのが難しいと言う問題があった。

(発明の目的)

本発明の目的は、コレクタに負性抵抗を与える ことによって高周波特性を改良した負性抵抗パイ ポーラトランジスタを提供することにある。

(発明の構成)

本第1の発明の負性抵抗パイポーラトランジスタは、一導電型のコレクタと、超格子で形成される反対導電型のペースと一導電型エミッタとを有する負性抵抗パイポーラトランジスタにかいて、前記ペースが高電界印加で負性抵抗を示す超格子で形成され、前配エミッタとペースとの間に設けられ前記ペース・コレクタ間に高電圧が印加されたときエミッタ・コレクタ・パンチスルーが発生するのを防止するパリア潜を設けたことを特徴として構成される。

本第2の発明の負性抵抗パイポーラトランジスタは、一導電型のコレクタと、超格子で形成される反対導電型のペースと一導電型エミッタとを有する負性抵抗パイポーラトランジスタにおいて、前配ペースの井戸の課さを一定に保ったままエミッタからコレクタに向りに従って前記ペースのパンドギャップが狭くなるように傾斜をつけ、前記エミッタとペースとの間に設けられエミッタ・コレクタ・パンチスルーが発生するのを防止するパ

抗は現われない。

しかし、ペース・コレクタ間に強い逆パイアス 電圧を印加し、空毛層がペース3に拡がると、ペースに強い電界がかかり、超格子のペースは負性 抵抗を示し、従ってコレクタ抵抗が負性抵抗を示 す。

パリア4は、空気層の拡がりによってペース3 の電界がエミッタ4にとどく、いわゆるパンチス ルー現象を起すことによってエミッタ・コレクタ 電流がペース電圧によって制御できなくなる効果 を防止するために設けたものである。

第3 図は本第2 の発明の一実施制のトランジス タのエネルギーパンド図 である。

この実施例は、超格子ペースの井戸の泉さ(第 3 図の超格子ペース領域の下側の線)を一定に保ったまま超格子ペースのパンドギャップをエミッタ側からコレクタに向りに従って段々狭くしている。

この条件によると、ペースにピルトイン電界が 存在しているので、ペース・コレクタ間に強い逆 リア層を設けたことを特徴として構成される。 (実施例)

次に、本発明の実施例について説明する。 第1図は本第1の発明の一実施例の断面図である。

第1図において、1はGaAs 半絶録性基板、2 はN型GaAs のコレクタ、3はALx Ga_{1-x}As(x=0.3)とGaAs とを50A^o の厚さづつ交互に成長した超格子層でかつP型不純物をドーブしたP型ペース、4はN型ALyGa_{1-y}As(y=0.4)で20A^o 程度に薄く形成されたバリア層、5はN型GaAsのエミッタである。

第2 図は第1 図に示す実施例のエネルギーパン ド図である。

第2図を用いて第1図に示す実施例の動作について説明する。

NPN型の場合、キャリアとしての電子は、エミッタ5から超格子のペース3を通ってコレクタ2に注入される。通常の動作条件ではペース3に電界が存在しないので、超格子ペースには負性抵

パイアス電界を印加しなくもペースに注入された 電子は強く加速され、従って負性抵抗が生ずる。 (発明の効果)

以上説明したように、本発明によれば、ペース 領域の負性抵抗によりコレクタ抵抗が負性抵抗を 示すので、高速動作し、高周波特性に優れた負性 抵抗パイポーラトランジスタが得られる。

4. 図面の簡単な説明


第1図は本第1の発明の一実施内の断面図、第 2図は第1図に示す実施内のエネルギーパンド図、 第3図は本第2の発明の一実施内のトランジスタ のエネルギーパンド図である。


1 …… 半絶縁性基板(GaAs)、2 …… コレクタ(N型GaAs)、3 ……ペース(超格子層)、4 …
 … パリア層(N型ALyGa_{i-y}Asy)、5 …… エミッタ(N型GaAs)。


代理人 弁理士 内 原



特開昭61-229361 (3)







第3図